（原标题：硬件辅助验证宏源证券，格局巨变）
公众号记得加星标，第一时间看推送不会错过。
来 源 ： 内容 编译自 semiwiki 。
过去十年，硬件辅助验证（HAV：hardware-assisted verification）领域的竞争格局发生了巨大变化。曾经主导市场的战略驱动因素，随着半导体设计领域快速变化的动态而随之改变。
随着现代片上系统 (SoC) 集成数百亿个晶体管、多个芯片以及不断扩展的 IP 模块和通信协议，设计复杂性急剧上升。嵌入式软件的指数级增长进一步改变了验证方式，使得在仿真和原型平台上进行早期软件验证和系统级测试对于实现产品上市目标至关重要。
与此同时，极致的性能、能效、可靠性和安全性已成为处理器、GPU、网络设备和移动应用的核心设计要素。人工智能的兴起将这些参数推向了新的极限，重新定义了硬件辅助验证必须达到的标准，才能跟上下一代半导体创新的步伐。
我的思绪回到了2010年代中期DeepChip杂志上那些激烈的辩论。当时，我(指代本文作者：Lauro Rizzatti)为Mentor Graphics公司担任顾问，自豪地为Veloce硬件辅助验证（HAV）平台摇旗呐喊。而与我正面交锋的是Cadence公司当时的营销经理Frank Schirrmeister，他则坚定地捍卫着Palladium产品线。
如今重温这些交流宏源证券，更凸显了用户对HAV平台期望的深刻转变。曾经引发激烈争论的三个关键部署方面，如今已彻底颠覆：运行时间与编译性能、多用户操作以及DUT调试。让我们仔细看看它们各自发生了怎样的变化。
运行性能还是编译时间，谁优先？
十年前，人们更看重的是编译时间而非运行时性能。当时主流的观点（以Cadence在基于处理器的HAV阵营中为代表）是，快速编译能够提高工程效率，因为它可以实现每天更多的RTL调试迭代周期。相比之下，基于FPGA的系统通常编译时间较长，这往往会抵消其更快的执行速度，从而造成严重的流程瓶颈。
然而，在过去十年中，高端仿真的主要应用场景发生了巨大变化。虽然迭代式 RTL 调试仍然重要，但如今最具挑战性和价值的关键任务是验证超长软件工作负载：启动完整的操作系统、运行完整的软件栈、执行复杂的应用程序基准测试，以及越来越多地部署完整的 AI/ML 模型。这些工作负载不再以分钟或小时为单位运行，而是以天甚至周为单位运行，这彻底颠覆了以往的模式，使得编译时间的差异变得无关紧要。
这种使用方式的根本性转变，已经决定性地将高端应用的价值主张转向了高性能的、基于 FPGA 的系统。
是否应该支持多用户
早在 2015 年，争论的焦点之一就围绕着多用户支持和作业粒度展开。基于处理器的仿真系统的支持者认为，最大化大型昂贵平台价值的最佳方式是让尽可能多的工程师并行运行小型、独立的作业。关键指标是系统利用率：在一个拥有十亿门电路的系统上，可以同时调试多少个千万门电路的模块？
尽管运行多个小型作业的能力仍然很有价值宏源证券，但大容量仿真的驱动因素已经完全转变。重点已从最大化用户并行性转向实现单次系统关键型芯片前验证运行。推动这一转变的因素是单芯片AI加速器和复杂多芯片架构的兴起，这些架构必须作为统一的系统进行验证。
应对这一挑战需要新的扩展技术——例如机架之间的高速异步互连——使供应商能够构建越来越大的虚拟仿真环境，从而承载这些庞大的设计。
经济原理也随之演变：仿真不再仅仅是为了提高日常工程效率，而是为了降低数十亿美元项目中系统级错误泄露到芯片上的灾难性风险。
调试的演变：从波形到工作负载
从历史上看，仿真器调试环境的质量取决于其对所有内部网络波形可见性的支持能力。基于处理器的系统在这方面表现出色，能够提供对设计中每个信号的原生、类似仿真的访问。相比之下，基于FPGA的系统常常因其所做的妥协而受到诟病，例如插入探针带来的性能和容量开销，以及每次移动探针位置时都需要重新编译。
随着以软件为中心的工作负载的兴起，这种范式已从根本上发生了改变。对于一位正在调查操作系统运行三天后崩溃原因的工程师来说，导出数TB的底层波形不仅不切实际，而且意义不大。调试的抽象层次已经提升——从追踪单个信号到观察整个系统。如今的重点是通过软件调试器、协议分析器和基于断言的验证来实现系统级的可见性，这些方法侵入性更小，也更适合诊断复杂系统在数十亿次循环中的行为。
与此同时，基于FPGA平台的波形捕获技术取得了显著进步。现代仪器化技术已将传统开销从大约30%降低到5%左右，从而在需要时能够获得深度信号可视性，且不会造成过高的成本。
调试不再是一项单一的任务。它已成为一门多层次的学科，其有效性取决于针对当前问题选择合适的可见性级别。
最近，我有机会与弗兰克重聚——他现在是Synopsys的市场总监——十年前，我们曾就硬件辅助验证（HAV）展开过激烈的面对面辩论。然而，这一次，我们的讨论气氛截然不同。我们两人如今都已成为这个瞬息万变领域的资深人士，却对半导体设计格局的巨大变革——以及这种变革如何重塑了HAV平台的架构、功能和部署方法——达成了完全一致的共识。
曾经将“基于处理器”和“基于FPGA”阵营区分开来的分歧，如今已基本趋于一致：设计复杂性、软件主导地位以及人工智能驱动的工作负载重塑了验证的根本优先事项。关注点已从编译速度和多用户利用率转向系统级验证、可扩展性和长期稳定性。表1总结了过去十年中HAV系统关键属性的演变。
更重要的是，硬件加速验证（HAV）本身的作用已经远远超出了其最初的用途。HAV 曾经被视为一种后期验证工具——主要用于系统验证和芯片设计前的软件调试——如今已成为整个半导体设计流程中不可或缺的支柱。现代仿真平台几乎涵盖了整个生命周期：从早期的RTL验证和软硬件协同设计，到复杂的系统集成，甚至包括首片调试。
https://semiwiki.com/eda/synopsys/363578-lessons-from-the-deepchip-wars-what-a-decade-old-debate-teaches-us-about-tech-evolution/
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第4222期内容，欢迎关注。
加星标第一时间看推送，小号防走丢
求推荐宏源证券
迎尚网配资提示：文章来自网络，不代表本站观点。
